000    nam0
001 __ CAL 012020017403
005 __ 20200407111146.6
010 __ ■a978-7-03-063699-7■dCNY89.00
099 __ ■aCAL 012020017403
100 __ ■a20200407d2020    em y0chiy50      ea
101 0_ ■achi
102 __ ■aCN■b110000
105 __ ■aak  a   000yy
106 __ ■ar
200 1_ ■a数字逻辑电路设计实践教程■Ashu zi luo ji dian lu she ji shi jian jiao cheng■f主编陈付龙, 齐学梅
210 __ ■a北京■c科学出版社■d2020
215 __ ■a325页■c图■d26cm
300 __ ■a安徽师范大学教材建设基金资助 教育部-DIGILENT产学合作协同育人项目推荐用书
320 __ ■a有书目
330 __ ■a本书以Xilinx公司的Vivado FPGA设计套件为开发工具，以Verilog 硬 件描述语言为编程方法，以 Xilinx 公司的 Basys 3 和 Nexys 4 开发板为实验 平台，将数字逻辑电路原理分析与设计方法相结合，从实验环境和设计语 言介绍开始，循序渐进地介绍了数字逻辑电路中常用组合逻辑电路和时序 逻辑电路设计的基本过程和方法。
606 0_ ■a数字电路■Ashu zi dian lu■x逻辑电路■x电路设计■j教材
690 __ ■aTN790.2■v5
701 _0 ■a陈付龙■Achen fu long■4主编
701 _0 ■a齐学梅■Aqi xue mei■4主编
801 _0 ■aCN■bNMU■c20200407
920 __ ■a215010■z1