000    nam0
001 __ CAL 012020018523
005 __ 20200409153301.9
010 __ ■a978-7-121-38499-8■dCNY59.00
099 __ ■aCAL 012020018523
100 __ ■a20200409d2020    em y0chiy50      ea
101 0_ ■achi
102 __ ■aCN■b110000
105 __ ■aak  a   000yy
106 __ ■ar
200 1_ ■a数字系统设计与Verilog HDL■Ashu zi xi tong she ji yu Verilog HDL■eVivado版■f王金明, 曹阳编著
210 __ ■a北京■c电子工业出版社■d2020
215 __ ■aX, 354页■c图■d26cm
300 __ ■a普通高等教育EDA技术规划教材
320 __ ■a有书目
330 __ ■a本书根据EDA课程教学要求，以提高数字系统设计能力为目标，系统阐述FPGA数字开发的相关知识，主要内容包括EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。全书以Vivado、ModelSim软件为工具，以Verilog-1995和Verilog-2001语言标准为依据，以可综合的设计为重点，通过诸多精选设计案例，系统阐述数字系统设计方法与思想，由浅入深地介绍Verilog工程开发的手段与技能。
606 0_ ■a数字系统■Ashu zi xi tong■x系统设计■x高等学校■j教材
606 0_ ■aVHDL语言■AVHDL yu yan■x数字电路■x高等学校■j教材
690 __ ■aTP271■v5
690 __ ■aTN790.2■v5
701 _0 ■a王金明■Awang jin ming■4编著
701 _0 ■a曹阳■Acao yang■4编著
801 _0 ■aCN■bNMU■c20200409
920 __ ■a215010■z1