000    nam0
001 __ 0130141201
005 __ 20210630141201.0
010 __ ■a978-7-121-35713-8■dCNY39.80
100 __ ■a20190313d2019    em y0chiy50      ea
101 0_ ■achi
102 __ ■aCN■b110000
105 __ ■aak  a   000yy
106 __ ■ar
200 1_ ■a基于Verilog HDL的数字系统设计与实现■Aji yu Verilog HDL de shu zi xi tong she ji yu shi xian■f赵科, 鞠艳杰编著
210 __ ■a北京■c电子工业出版社■d2019
215 __ ■a231页■c图■d26cm
300 __ ■a普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材
320 __ ■a有书目
330 __ ■a全书共四个部分：第一部分为基础篇，介绍了数字系统设计所使用的软、硬件平台和硬件描述语言；第二部分为入门篇，讲解了组合逻辑电路和时序逻辑电路的设计方法；第三部分为提高篇，详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计；第四部分为应用篇，阐述了复杂数字电路的设计思路与方法。
606 0_ ■aVHDL语言■x程序设计■x高等学校■j教材
690 __ ■aTP312VH■v5
701 _0 ■a赵科■Azhao ke■4编著
701 _0 ■a鞠艳杰■Aju yan jie■4编著
801 _0 ■aCN■b广至德■c20210620
905 __ ■bA029041-45■dTP312VH■f5■e1
906 __ ■a39.80■bA029041
906 __ ■a39.80■bA029042
906 __ ■a39.80■bA029043
906 __ ■a39.80■bA029044
906 __ ■a39.80■bA029045